

## Zusammenfassung

Heutzutage findet man komplexe Schaltkreise in Computern, Multimedia- und Kommunikations-Anwendungen. Sie sind allgegenwärtig und ihre Verbreitung nimmt stetig zu. Gleichzeitig erwarten wir aufgrund von Moore's Gesetz kein Ende im Anstieg der Komplexität dieser Schaltkreise.

Die Fähigkeit der üblichen Validationstechniken wie z. B. Simulation bei steigender Komplexität die Korrektheit eines Entwurfes sicherzustellen, nimmt immer weiter ab. Im selben Maß steigt das Interesse an formalen Verifikationstechniken. Formale Verifikation liefert einen mathematischen Beweis, ob eine gegebene Implementation eines Entwurfs dessen Spezifikation erfüllt. Eine der grundlegenden und während der letzten Jahre intensiv genutzte Datenstruktur in der formalen Verifikation sind die sogenannten *Ordered Binary Decision Diagrams* (OBDDs) (R. Bryant 1986)

Das Thema dieser Arbeit ist die Integration von struktureller High-Level-Information in die OBDD-basierte formale Verifikation von sequentiellen Systemen.

Diese Arbeit besteht im wesentlichen aus drei Teilen, die verschiedene Ebenen von Anwendungen der formalen Verifikation abdecken:

1. Auf der Anwendungsebene wird eine Assertion-Checking Methodik beschrieben, die in den Verifikationsablauf des High-Level Entwurfs- und Verifikations-Programms *Protocol Compiler* integriert wurde.
2. Auf der Algorithmenebene werden neue Ansätze zur Partitionierung der Transitionsrelation von komplexen Endlichen Automaten eingeführt. Diese Methoden führen zu einer erheblichen Effizienzsteigerung der OBDD-basierten sequentiellen Verifikation.
3. Abschließend wird auf der Datenstrukturebene eine Technik zum dynamischen Variablenreordering beschrieben, die drastisch den Zeitaufwand für das Reordering reduziert, ohne jedoch Kompromisse bei der OBDD-Größe eingehen zu müssen.

Insgesamt demonstriert diese Arbeit wie eine bessere Integration mithilfe struktureller Information die Effizienz formaler Verifikation im industriellen Rahmen signifikant verbessern kann.